Научная электронная библиотека

Монографии, изданные в издательстве Российской Академии Естествознания

Архитектура и схемотехника управляемых усилителей и смесителей сигналов

Прокопенко Н Н, Будяков П С,

1.7. Смеситель сигналов с резистивным делителем входного напряжения

Аналоговый смеситель сигналов современных систем связи и телекоммуникаций реализуется, в основном, на базе перемножающей ячейки Гильберта (рис. 1.58).  

Рис. 1.58. Схема классического аналогового смесителя сигналов Гильберта

Существенный недостаток классического АСС (рис. 1.58) состоит в том, что он характеризуется повышенной погрешностью перемножения (смешения) двух сигналов, обусловленной его архитектурой.

На рис. 1.59 представлена схема предлагаемого аналогового смесителя сигналов [15]. Решаемая им задача – снижение погрешности смешения (перемножения) двух сигналов по каналу «Х» (ux) и каналу «Y» (uy).

Рис. 1.59. Схема предлагаемого аналогового смесителя сигналов [15]

Для реализации функции смешения (перемножения) двух напряжений ux и uy в схеме рис. 1.59 необходимо с помощью преобразователя «напряжение-ток» ПНТ1 обеспечить преобразование напряжения uy = uy1 = uy2 в канале «Y» с крутизной S в два противофазно изменяющихся тока выходов , и управление этими токами величиной коэффициента усиления по напряжению каскадов на транзисторах VT1, VT2 и VT3, VT4. При увеличении суммарного тока эмиттерной цепи транзисторов VT1 и VT2 их коэффициент усиления по напряжению увеличивается

(1.12)

а транзисторов VT3 и VT4 уменьшается

(1.13)

где Rн.экв – эквивалентное сопротивление нагрузки.

Поэтому, дифференциальное выходное напряжение АСС пропорционально произведению ux и uy:

(1.14)

Замечательная особенность схемы – подавление передачи сигнала uy на выходы Вых.1 и Вых.2. Действительно, при изменении тока в эмиттерах транзисторов VT1 и VT2 их коллекторные токи изменяются пропорционально uy. Однако, противофазно изменяются и коллекторные токи транзисторов VT3 и VT4, что компенсирует соответствующее приращение тока коллектора транзистора VT1 (VT2) и стабилизирует статическое напряжение на резисторе R1 (R2).

Напряжение ux источника сигнала канала «Х» делится между дополнительными резисторами R3 и R4:

(1.15)

где R3 = R4 – сопротивления резисторов R3 и R4.

В результате, напряжение u12 «подзапирает» транзистор VT1 и «приоткрывает» транзистор VT2. Аналогичное влияние на транзисторы VT3 и VT4 оказывает напряжение u34. Поэтому коллекторные токи транзисторов VT1 и VT3 увеличиваются под влиянием ux, коллекторные токи транзисторов VT2 и VT4 – уменьшаются, а направления результирующих токов в резисторах R1 и R2 зависят от численных значений iк2 и iк3 (iк1 и iк4), функционально связанных с токами выходов 1 и 2 преобразователя «напряжение-ток» канала «Y».

На рис. 1.60 показаны типовые варианты построения преобразователя «напряжение-ток» ПНТ1 канала «Y». Преобразователь «напряжение-ток» ПНТ1 (рис. 1.60а) содержит транзисторы VT1 и VT2, статический режим которых устанавливается двухполюсниками I1, I2, а также резистор обратной связи R1. В схеме преобразователя (рис. 1.60б) используется транзисторы VT1 и VT2, а также двухполюсники I1, I2 и масштабирующие резисторы R1, R2.

На рис. 1.61 представлена схема АСС, в которой второй вывод дополнительного резистора R3 и первый вывод дополнительного резистора R4 связаны с объединенными базами входных транзисторов VT2, VT3 через дополнительный буферный усилитель БУ1. Функции буферного усилителя могут выполнять классические эмиттерные повторители на n-p-n и p-n-p транзисторах и операционные усилители со 100 % отрицательной обратной связью.

а  

б

Рис. 1.60. Варианты построения преобразователя
«напряжение-ток» ПНТ1 канала «Y»

Рис. 1.61. Схема АСС с буферным усилителем [15]

На рис. 1.62 приведены схемы классического АСС (рис. 1.62а) и предлагаемого АСС (рис. 1.62б) в среде компьютерного моделирования Cadence на моделях SiGe интегральных транзисторов.  

а

б

Рис. 1.62. Схемы классического АСС (а) и предлагаемого АСС (б) в среде компьютерного моделирования Cadence

На рис. 1.63 показана зависимость модуля коэффициента усиления сравниваемых схем от величины токов управления по выходам преобразователя «напряжение-ток» канала «Y».

Рис. 1.63. Зависимость модуля коэффициента усиления сравниваемых схем
от величины токов управления по выходам преобразователя
«напряжение-ток» канала «Y»

На рис. 1.64 приведена схема АСС рис. 1.61 в среде компьютерного моделирования Cadence на моделях SiGe интегральных транзисторов.  

Рис. 1.64. Схема АСС рис. 1.61 в среде компьютерного моделирования Cadence

На рис. 1.65 приведена зависимость выходного дифференциального напряжения классического АСС от напряжения источника сигнала по каналу «Х» при разных величинах токов управления по выходам преобразователя «напряжение-ток» канала «Y».

Рис. 1.65. Зависимость выходного дифференциального напряжения классического АСС от напряжения источника сигнала по каналу «Х»

На рис. 1.66 приведена зависимость выходного дифференциального напряжения предлагаемого АСС без дополнительного буферного усилителя БУ1 от напряжения источника сигнала ux по каналу «Х» при разных величинах токов управления по выходам преобразователя «напряжение-ток» канала «Y».  

Рис. 1.66. Зависимость выходного дифференциального напряжения предлагаемого АСС без дополнительного буферного усилителя от напряжения источника сигнала ux по каналу «Х»

На рис. 1.67 приведена зависимость выходного дифференциального напряжения предлагаемого АСС (рис. 1.61) с дополнительным буферным усилителем БУ1 от напряжения источника сигнала ux по каналу «Х» при разных величинах токов управления по выходам преобразователя «напряжение-ток» канала «Y». Сравнительный анализ рис. 1.66, 1.67, 1.68 показывает, что предлагаемые модификации АСС (рис. 1.63, 1.65) отличаются от классического АСС большей линейностью характеристик, определяющих его «перемножающие» свойства.

Рис. 1.67. Зависимость выходного дифференциального напряжения предлагаемого АСС (рис. 1.61) с дополнительным буферным усилителем
от напряжения источника сигнала ux по каналу «Х»

На рис. 1.68 приведен график ошибки перемножения трех сравниваемых схем АСС: классического АСС (рис. 1.62а) (максимальная погрешность перемножения 8 %), предлагаемого АСС (рис. 1.62б) без буферного усилителя (максимальная погрешность 1,9 %) и предлагаемого АСС с буферным усилителем (рис. 1.64) (максимальная погрешность 0,65 %).

Сравнительный анализ рис. 1.65, 1.66, 1.67 позволяет сделать вывод о том, что предлагаемые модификации АСС (рис. 1.62б, 1.64) отличаются от классического (рис. 1.62а) большей линейностью характеристик, определяющих его «перемножающие» свойства. Действительно, как показывает сравнительное компьютерное моделирование (рис. 1.68), на котором приведены графики ошибки перемножения трех сравниваемых схем АСС – классического АСС (максимальная погрешность перемножения 8 %), предлагаемого АСС (6б) без буферного усилителя (максимальная погрешность 1,9 %) и предлагаемого АСС с буферным усилителем рис. 1.65 (максимальная погрешность 0,65 %), предлагаемое техническое решение отличается от классического более высокой точностью. При этом погрешность перемножения (смешения) сигналов ux и uy в предлагаемом АСС при малых ux (?ux? < 100 мВ) не превышает 0,65 % (в классическом – 8 %). Для существенного расширения динамического диапазона перемножаемых сигналов ux и uy следует использовать их предварительное логарифмирование.

Рис. 1.68. Графики ошибки перемножения трех сравниваемых схем АСС: классического АСС, предлагаемого АСС без буферного усилителя и предлагаемого АСС с буферным усилителем

В СВЧ смесителях сигналов дополнительные резисторы R3 и R4 могут выполнять функции устройств согласования сигнала ux и АСС с заданным волновым сопротивлением, например, 50 Ом.

Таким образом, предлагаемое техническое решение является дальнейшим развитием широко распространенного смесителя Гильберта и характеризуется более высокими качественными параметрами.