Архитектура и схемотехника управляемых усилителей и смесителей сигналов
Прокопенко Н Н, Будяков П С,
Существенным недостатком существующих дифференциальных усилителей (см., например, рис. 9.1), содержащих встречно включенные p-n-переходы в общей эмиттерной, является отсутствие специального входа «У» для электронного управления коэффициентом усиления по напряжению, «привязанному» к общей шине источников питания. Это существенно сужает область использования таких дифференциальных усилителей, не позволяя реализовывать на их основе смесители и аналоговые перемножители сигналов.
Рис. 9.1. Классический дифференциальный усилитель [53]
Основная цель синтеза новой архитектуры рис. 9.2 [54] состоит в формировании условий для электронного управления коэффициентом усиления по напряжению ДУ. При этом управляющее напряжение Uy должно подаваться относительно общей шины источников питания. Реализация этой цели позволяет выполнять на базе предлагаемого устройства не только широкополосные ВЧ и СВЧ усилители с регулируемыми параметрами, но создавать на его основе более сложные функциональные узлы, например, аналоговые перемножители сигналов.
Рис. 9.2. Архитектура управляемого усилителя с регулируемой глубиной отрицательной обратной связи [54]
Рассмотрим работу предлагаемого дифференциального усилителя рис. 9.2. В статическом режиме при напряжении на управляющем входе «Вх.1», равном нулю (uy = 0) в схеме на рис. 9.2 устанавливаются следующие токи
где I0 – величина опорного тока, определяющего функциональную связь токов других элементов схемы (например, I0 = 0,5 мА); IэVTi – эмиттерный ток транзистораVTi; IVD1, IVD2 – ток через диоды VD1 и VD2; IR3, IR4, IR5 – ток через резисторы R3, R4 и R5.
В частном случае
(9.1)
где , – напряжения источников питания.
В схемах с напряжением питания вместо резисторов R3, R4 и R5 могут применяться традиционные транзисторные источники опорного тока.
Максимальный коэффициент усиления по напряжению схемы на рис. 9.2 определяется формулой
(9.2)
где R1 = R2 = Rн – сопротивление резисторов R1 и R2; – дифференциальное сопротивление эмиттерного перехода транзисторов VT1 и VT2; – дифференциальное сопротивление
p-n-переходов диодов VD1 и VD2; φт ≈ 26 мВ – температурный потенциал.
Таким образом, при uy = 0
. (9.3)
Если uy получает положительное приращение (uy > 0), то это приводит к изменению токов эмиттера транзисторов VT3 и VT4, поступающих в цепь p-n-переходов диодов VD1 и VD2 на некоторую величину iR, зависящую от rэVT1, rэVT2, rd3 и rd4. При этом суммарный ток коллектора транзисторов VT3 и VT4
iк ≈ 2iR. (9.4)
С другой стороны, токи эмиттеров транзисторов VT3 и VT4 передаются в эмиттерные цепи транзисторов VT1 и VT2 и компенсируют
приращения
токов iR через p-n-переходы VD1 и VD2. Как следствие, эмиттерные
и коллекторные токи транзисторов VT1 и VT2 и токи в нагрузке не
изменяются при малых изменениях uy. В то же время токи через
p-n-переходы VD1 и VD2 и, следовательно, их дифференциальные
сопротивления rd3 = rd4 уменьшаются, что уменьшает Kу (9.2).
При выбранных параметрах элементов нагрузки коэффициент усиления ДУ на рис. 9.3 изменяется более чем на 20 дБ (рис. 9.4, 9.5). При этом предлагаемый ДУ имеет высокий коэффициент подавления сигнала управления (рис. 9.6).
(9.5)
Рис. 9.3. Схема ДУ в среде PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» [57]
Рис. 9.4. Зависимость коэффициента усиления
по напряжению Ku от частоты при разных
значениях напряжения управления Uy
Рис. 9.5. Зависимость коэффициента усиления по напряжению Ku
от напряжения управления Uy
На основе двух идентичных дифференциальных усилителей
(рис. 9.2)
возможно построение аналогового перемножителя сигналов uy и uвх
(рис. 9.7). Результаты его моделирования в среде PSpice (рис. 9.8)
показаны на рис. 9.9.
Рис. 9.6. Зависимость коэффициента подавления сигнала с управляющего входа Kп от частоты
Рис. 9.7. Аналоговый смеситель (перемножитель) сигналов uвх и uy
на основе ДУ рис. 9.5 [54]
Рис. 9.8. Схема аналогового перемножителя напряжений в среде Pspice на моделях интегральных транзисторов ФГУП НПП «Пульсар»
Рис. 9.9. Зависимость выходного напряжения АПН рис. 9.8 от напряжений uх и uy
Анализ свойств предлагаемых схем позволяет сделать вывод о возможности реализации на их основе аналоговых перемножителей и смесителей сигналов с низковольтным питанием Eп ≈ ±(1-1,5) В.